Пишем модула testbench и стартираме симулацията в средата ModelSim от Altera.
Необходимо
- - компютър;
- - инсталирана среда за разработка Quartus II + ModelSim.
Инструкции
Етап 1
Първата стъпка е да се уверите, че пътят до инструмента ModelSim е посочен в средата за разработка на Quartus II. За целта отворете менюто Инструменти -> Опции. В опциите отидете на Общи -> Опции на EDA Tool. Намираме полето ModelSim-Altera и въвеждаме C: / altera / 13.0sp1 / modelsim_ase / win32aloem в него или, като щракнем върху бутона с три точки, търсим тази директория на нашия компютър. Естествено, за версия на Quartus, различна от моята, ще имате свой собствен път до директорията "win32aloem".
Стъпка 2
Имате проект за FPGA в Quartus II. Как да напиша тестове или testbenches (testbench) - това е тема за отделна статия. Засега да приемем, че вашият testbench вече е написан. Сега трябва да кажете на средата за разработка кой тест искате да използвате, когато симулирате. За да направите това, отворете настройките през менюто Задания -> Настройки … В прозореца, който се отваря, в раздела EDA Tool Settings -> Симулация, щракнете върху бутона Test Benches … Тук, между другото, можете да зададете няколко теста и преминете към необходимия при съставяне на проекта.
Стъпка 3
Отваря се прозорец за редактиране на тестове. Все още не сме създали тестови стендове, така че списъкът е празен. Щракнете върху бутона New … В прозореца, който се отваря, трябва да зададете настройките за тест.
Вляво от полето кликнете върху бутона с три точки. Изберете файла с кода на testbench и щракнете върху Open. Сега щракнете върху бутона Добавяне. Тестът се появи в списъка с тестове.
След това в полето задайте името на модула от най-високо ниво, който е дефиниран във вашия testbench. Можете да въведете произволно име в полето, по подразбиране то автоматично ще бъде създадено същото като името на модула.
Това е, зададохме основните настройки за тест. Щракнете два пъти OK. Сега нашият тест се появи в падащия списък на тестови стендове. Щракнете отново OK.
Стъпка 4
Ако все още не сте направили синтеза на проекта, е време да го направите. Изберете Обработка -> Старт -> Стартиране на анализ и синтез от менюто или натиснете клавишната комбинация Ctrl + K или просто щракнете върху съответната икона в горния панел.
Стъпка 5
Може да се стартира симулация. Изберете Tools -> Run Simulation Tool -> RTL Simulation от менюто (1) или щракнете върху иконата RTL Simulation в горния панел (2).
Стъпка 6
Ще се стартира инструментът ModelSim, който ще изпълни всички инструкции, написани във вашия testbench, и ще спре (ако конкретно сте посочили това с директивата $ stop в тестовия код). На екрана ще се покажат диаграмите на нивата на FPGA входните и изходните сигнали, които сте описали във вашия проект.
